--- title: "IBM prepara processador de 2 nanômetros para unir plataformas IBM Z e Arm" author: "Ignácio Afonso" date: "2026-08-25 10:30:00-03" category: "Tecnologia & Desenvolvimento" url: "http://desbugados.scale.press/portal/desbugados/post/2026/08/25/ibm-prepara-processador-de-2-nanometros-para-unir-plataformas-ibm-z-e-arm/md" --- ## Resumo - IBM anunciou em 24 de agosto de 2026 o primeiro processador de mainframe com arquitetura dupla. - O chip executará nativamente instruções z/Architecture e Arm AArch64 v9.3 no mesmo componente. - A fabricação em 2 nanômetros reúne 11 núcleos de alto desempenho operando a 5,7 GHz. - Ambientes Arm-native Linux poderão coexistir com z/OS e Linux on IBM Z. - O projeto usa KVM para alternar entre os modos e prevê compatibilidade binária para aplicações Arm Linux sem modificações. - Aceleradores de segunda geração para inferência de IA incluem 16 núcleos ativos e um redundante. - A previsão de lançamento comercial para os sistemas IBM Z e LinuxONE é por volta de 2028. --- Em **24 de agosto de 2026**, durante a conferência Hot Chips, a IBM anunciou o que descreve como o primeiro processador de mainframe com arquitetura dupla, criado para executar instruções de **IBM Z e Arm** no mesmo componente. A proposta resolve uma tensão antiga da computação empresarial: manter cargas de trabalho que dependem da arquitetura da IBM enquanto novas aplicações chegam escritas para o padrão Arm. Produzido em **2 nanômetros**, o chip terá 11 núcleos de alto desempenho operando a 5,7 GHz e poderá executar ambientes Arm-native Linux ao lado de z/OS e Linux on IBM Z. O ponto mais importante, portanto, não está apenas no tamanho do processo de fabricação, mas na tentativa de colocar duas linguagens de processador na mesma casa sem abandonar os requisitos de segurança e confiabilidade associados às plataformas IBM. ## A história começou com uma aproximação entre IBM e Arm A arquitetura dupla não surgiu isoladamente no palco da Hot Chips. A história começou em **abril de 2026**, quando IBM e Arm anunciaram uma colaboração estratégica voltada ao futuro da computação empresarial. O acordo foi organizado em torno da expansão de tecnologias de virtualização para ambientes Arm em plataformas IBM, da manutenção de requisitos de segurança e disponibilidade para cargas modernas e do crescimento de software capaz de funcionar nos dois lados da aproximação. Virtualização é a técnica que permite dividir e administrar recursos físicos para executar ambientes diferentes, como se cada um tivesse seu próprio espaço de trabalho. É justamente essa camada de organização que ajuda a explicar por que o novo processador não é apenas uma troca de peça, mas o resultado de uma direção de engenharia definida meses antes do anúncio. Essa parceria também ajuda a entender o cuidado com a continuidade. De um lado, a **Arm** traz uma arquitetura usada por aplicações nativas de Linux e por softwares modernos; de outro, a IBM mantém uma plataforma que precisa preservar seus padrões de segurança e disponibilidade. O comunicado de abril não prometia simplesmente colocar os dois conjuntos de instruções lado a lado, mas ampliar a virtualização, proteger cargas de trabalho e estimular software compartilhado entre os ambientes. Na prática, o novo chip materializa esses três objetivos em uma única proposta de hardware. A piada é ruim, mas a ideia é simples: em vez de escolher uma ponte, a IBM decidiu construir a ponte dentro do processador, e o próximo trecho da história está na maneira como esse componente entende cada instrução. ## Duas linguagens de máquina no mesmo núcleo O centro técnico da novidade é a capacidade de executar nativamente duas ISAs, sigla em inglês para arquiteturas de conjunto de instruções, que são as regras usadas pelo processador para interpretar e executar comandos. A primeira é a **z/Architecture**, associada aos sistemas IBM Z; a segunda é a AArch64 v9.3, versão de 64 bits da arquitetura Arm. Segundo os detalhes apresentados sobre o chip, a implementação inclui **2.792 instruções AArch64** e suporte à SVE, extensão voltada ao processamento de vetores em escala. Em vez de tratar o padrão Arm como uma camada secundária, a IBM afirma que os dois conjuntos de instruções serão “cidadãos de primeira classe”. Essa escolha coloca a compatibilidade no centro do projeto, e não como um recurso acrescentado depois que o hardware já está pronto. O resultado pretendido aparece na convivência entre ambientes. A IBM afirma que o processador permitirá executar **Arm-native Linux** ao lado de z/OS, o sistema operacional associado às cargas de trabalho IBM Z, além de Linux on IBM Z. O termo “nativo” indica, neste contexto, que o ambiente Arm foi contemplado diretamente pelo desenho do processador, enquanto a expressão “lado a lado” descreve a execução simultânea de cargas diferentes na mesma plataforma. Para equipes responsáveis por aplicações empresariais, a consequência prática é poder introduzir software Arm sem retirar imediatamente as cargas que já dependem da arquitetura IBM. Essa combinação leva a discussão para além da compatibilidade abstrata e chega à administração concreta de cada ambiente. ## Como a alternância será administrada Por trás da convivência está o **KVM**, hypervisor de código aberto usado para administrar máquinas virtuais e alternar entre os modos Arm e IBM Z. A reportagem da VentureBeat descreve essa alternância ocorrendo em escala de nanossegundos, uma medida de tempo extremamente pequena, adequada à proposta de manter os dois tipos de carga no mesmo núcleo físico. A compatibilidade foi descrita como **100% binária** para aplicações Arm Linux, o que significa que esses programas poderiam rodar sem modificações, segundo as informações divulgadas sobre o projeto. A combinação entre KVM e execução direta das duas ISAs transforma a arquitetura dupla em uma ferramenta de transição: o operador não precisa imaginar dois processadores separados, mas dois modos de trabalho administrados por uma camada comum. Na administração do ambiente, a IBM também cita o **OpenShift Virtualization** como parte do gerenciamento da coexistência entre os conjuntos de instruções. A plataforma de virtualização organiza ambientes diferentes sobre o mesmo núcleo físico, enquanto o KVM cuida da alternância entre os modos de execução. Essa distinção ajuda a traduzir o projeto: o hardware oferece a capacidade, o hypervisor controla a mudança e a camada de virtualização coordena os ambientes que serão usados pelas aplicações. Para o leitor que não trabalha diariamente com mainframes, a analogia é a de uma sala com duas portas e um controlador de acesso: os espaços continuam distintos, mas o processador pode atender a cada um deles conforme a carga solicitada. É uma sala bastante cara, naturalmente, mas pelo menos a planta baixa ficou interessante. ## O chip de 2 nanômetros não é só uma vitrine Além da arquitetura dupla, o processador reúne números que ajudam a dimensionar o projeto. A IBM informa que o componente será fabricado em **tecnologia de 2 nanômetros**, terá 11 núcleos de alto desempenho e manterá todos eles operando a **5,7 GHz**. O nanômetro é a unidade usada para indicar a escala do processo de fabricação dos semicondutores; aqui, ele descreve a tecnologia de produção do chip, não uma medida simples do tamanho total do processador. O número de núcleos indica quantas unidades de processamento existem no componente, enquanto a frequência informa a velocidade de operação declarada para esses núcleos. Esses dados importam porque a IBM está combinando densidade de fabricação com compatibilidade entre arquiteturas, em vez de apresentar apenas uma nova versão de um processador já conhecido. O mesmo desenho reserva espaço para a inteligência artificial. O chip integra um **acelerador de inferência de IA**, isto é, um circuito dedicado a executar modelos já treinados para produzir respostas ou classificações, e uma unidade de processamento de dados voltada às operações de entrada e saída. A análise técnica do componente descreve um acelerador de segunda geração com **16 núcleos de IA ativos** e um núcleo redundante, preparado para trabalhar com os formatos FP4 e MXFP4. Esses formatos usam representações numéricas de baixa precisão para operações de inferência, conforme a descrição apresentada sobre o processador. A finalidade indicada inclui a inferência de fraude em transações, conectando o acelerador a uma tarefa empresarial específica, e não apenas à promessa genérica de colocar IA em qualquer lugar. Esse bloco dedicado também muda a forma de interpretar a presença da IA no projeto. Em vez de depender exclusivamente dos 11 núcleos de alto desempenho para todas as tarefas, o processador separa a inferência em uma estrutura própria, enquanto a unidade de dados atende ao fluxo de entrada e saída. Os **caches de grande porte** citados pela IBM completam essa organização ao manter informações mais próximas das unidades de processamento, embora as fontes não apresentem números para sua capacidade. A arquitetura, portanto, combina o processamento das duas ISAs com circuitos especializados para uma carga de trabalho indicada pela própria IBM. O ponto prático é que a empresa não está tratando aplicações modernas como visitantes temporários: elas entram no desenho desde o início, ao lado das exigências de operação contínua. ## Confiabilidade continua sendo parte da equação A novidade só faz sentido para os sistemas IBM Z e LinuxONE se a flexibilidade não retirar as garantias que sustentam seu uso empresarial. A IBM afirma que o processador manterá padrões de **segurança e confiabilidade**, enquanto os detalhes técnicos associam o projeto à disponibilidade extrema característica dos mainframes. A taxa citada é de **99,999999% de uptime**, expressão que indica o tempo em que um sistema permanece disponível para uso. O número não é apresentado como uma promessa isolada de velocidade, mas como referência para tratar z/Architecture e AArch64 com o mesmo nível de prioridade. Dessa forma, a discussão deixa de ser “Arm contra IBM Z” e passa a ser “como executar os dois sem reduzir o padrão exigido por cargas críticas”, que é uma pergunta mais difícil e também mais útil. Essa preocupação aparece ainda na possibilidade de colocar aplicações Arm Linux próximas de cargas que usam z/OS. A IBM descreve o processador como capaz de executar esses ambientes simultaneamente, preservando requisitos corporativos de **criptografia e segurança** associados às plataformas IBM. Não há, nas informações divulgadas, uma promessa de que toda migração será automática ou de que qualquer aplicação poderá ser transferida sem avaliação; há, sim, a descrição de compatibilidade binária para aplicações Arm Linux e de uma arquitetura preparada para os dois conjuntos de instruções. Essa diferença é importante para quem administra sistemas legados: a novidade amplia as opções de execução, mas não elimina a necessidade de entender quais aplicações dependem de cada ambiente. A ponte existe, porém ainda será preciso conferir o peso de cada veículo antes de atravessá-la. ## O próximo marco está previsto para 2028 Para quem acompanha a tecnologia, o anúncio de agosto ainda é uma demonstração de arquitetura e não a chegada imediata de um produto às empresas. A previsão divulgada é de lançamento comercial por volta de **2028**, seguindo o ciclo de produtos da IBM. Até lá, o que está definido nas fontes é a direção: um processador de 2 nanômetros, com 11 núcleos a 5,7 GHz, capaz de executar as duas ISAs e equipado com aceleração dedicada para inferência. O prazo muda a leitura da notícia, porque os departamentos de tecnologia não precisam substituir seus sistemas agora para responder ao anúncio, mas podem acompanhar a evolução do suporte a aplicações Arm dentro das plataformas IBM. O próximo passo anunciado é, portanto, transformar a arquitetura apresentada na Hot Chips em hardware comercial disponível para IBM Z e LinuxONE. Quando esse lançamento chegar, a medida do sucesso não será apenas a frequência dos núcleos ou a quantidade de instruções AArch64 implementadas. Será a capacidade de manter aplicações Arm Linux sem modificações ao lado das cargas IBM, administrar a alternância em nanossegundos e preservar a disponibilidade de **99,999999%** citada pela IBM. Por enquanto, a data de referência é 2028 e a proposta permanece clara: unir duas arquiteturas no mesmo processador para que a modernização aconteça sem exigir o abandono imediato das cargas que dependem do IBM Z. A história começou com uma colaboração anunciada em abril e ganhou forma em agosto; agora, o capítulo decisivo será escrito quando o chip deixar a apresentação técnica e entrar no ciclo comercial previsto.